Технология «многоэтажных» чипов помогла обойти закон Мура

Долгое время вычислительная мощность чипов росла, а их размеры уменьшались в соответствии с законом Мура, согласно которому количество транзисторов на чипе удваивается каждые два года. С каждым годом прогресс все меньше подчинялся этому закону, пока не столкнулся с фундаментальными ограничениями — размерами атомов и квантовыми эффектами, препятствующими дальнейшей миниатюризации транзисторов. Осталось сделать только одно — не просто уплотнить схемы по горизонтали, но и наслоить их по вертикали.

"Возьмем, к примеру, статическую оперативную память - она ​​используется повсюду в процессорах и графических процессорах. В настоящее время для хранения одного бита информации в одной плоскости требуется шесть транзисторов. При вертикальной интеграции их можно распределить по нескольким уровням. Это все равно, что заменить разросшийся пригород высотными зданиями - функциональность та же, но занимаемая площадь уменьшается, а связь между уровнями происходит быстрее и эффективнее", - говорит инженер по материалам Цин Цао из Университета Иллинойса в Урбана-Шампейн (UIUC).

Легко сказать — но до недавнего времени реализовать это технически не удавалось. Процесс изготовления требует нагрева до 1000°С, что разрушает нижние слои – так называемый «тепловой бюджет» не должен превышать 400°С. Инженерный колледж UIUC Грейнджер решил проблему, как сообщает журнал Nature.

«Впервые мы уложились в тепловой бюджет монолитной 3D-интеграции с использованием стандартного монокристаллического кремния и добились беспрецедентной производительности», — доволен учёный.

По его словам, выход годных к использованию чипов при использовании новой технологии достигает 98–100% — и это в лабораторных условиях, далеких от идеальных.

Многослойные микросхемы уже производятся серийно - но по старинке: делают отдельные пластины с транзисторами, а затем соединяют их между собой. Получается это не очень хорошо, потому что невозможно создать вертикальные связи приемлемой плотности и точности. Монолитная 3D-интеграция означает, что каждый уровень устройств строится последовательно непосредственно поверх предыдущего, что приводит к более плотным вертикальным соединениям в 10–100 раз, меньшим расстояниям между слоями и точному выравниванию с точностью до нанометров. Но непреодолимым препятствием является тепловой баланс: проводники плавятся.

В попытках обойти это они пробовали разные полупроводниковые материалы для верхних слоев — поликристаллический кремний, аморфные или нанокристаллические оксиды металлов, а также наноматериалы, такие как углеродные нанотрубки и двумерные полупроводники. Все они имеют ограничения, связанные либо с внутренними свойствами материалов, либо с дефектами, возникающими при обработке.

Метод, разработанный в Университете Иллинойса, начинается с создания ультратонких самонесущих кремниевых наномембран на донорской пластине. С помощью рулонного ламинатора эти мембраны переносятся на подложку с готовым нижним контуром. Для прочного соединения подложки с переносимым слоем необходима не более 200 °С. В результате высокая производительность и надежность сохраняются благодаря кристаллическому качеству кремниевых пленок, а процесс остается в рамках теплового бюджета.

"Наш метод не только проще и дешевле в реализации, но также имеет ряд преимуществ по сравнению с предыдущими подходами к наслоению кремниевых пластин. Мембраны, которые мы используем, имеют толщину всего 10 нанометров или меньше, тогда как толщина типичной пластины составляет 500-700 микрометров. Благодаря своей тонкости эти мембраны механически гибки и повторяют топографию подлежащей поверхности. Это помогает избежать межфазных дефектов, таких как пустоты, которые часто возникают при попытке соединить две жесткие пластины", - объясняет исследователь.

Производство и конструкцию транзисторов также пришлось переосмыслить. Легирование кремния также представляет собой высокотемпературный процесс, обычно выше 600°C. Поэтому они придумали так называемые «беспереходные» транзисторы из кремния, который был заранее и в избытке легирован, и благодаря очень тонким пленкам их электрические параметры не ухудшались.

Используя этот метод, команда создала три сложенных слоя по 625 транзисторов в каждом — с хорошим выходом и однородностью. Плотности выходного тока этих транзисторов сравнимы с плотностью тока обычных кремниевых транзисторов, изготовленных на массивных пластинах при гораздо более высоких температурах, и в три-четыре раза выше, чем у монолитных устройств, изготовленных из альтернативных материалов. Соединив слои вертикальными металлическими линиями, они продемонстрировали трехмерные интегральные логические схемы и статические ячейки оперативной памяти.

"Но самое главное то, что мы показали, что этот процесс масштабируем. Вы можете продолжать наслаивать более трех уровней. Этот процесс позволит производить высокопроизводительные транзисторы с высоким выходом и низкими отклонениями. Теперь у нас есть прочная основа для передачи этой технологии и демонстрации ее немедленных перспектив в промышленном производстве полупроводников", - заключил Цао.